<kbd id='CLPzTeSRBSjPt3z'></kbd><address id='CLPzTeSRBSjPt3z'><style id='CLPzTeSRBSjPt3z'></style></address><button id='CLPzTeSRBSjPt3z'></button>

              <kbd id='CLPzTeSRBSjPt3z'></kbd><address id='CLPzTeSRBSjPt3z'><style id='CLPzTeSRBSjPt3z'></style></address><button id='CLPzTeSRBSjPt3z'></button>

                      <kbd id='CLPzTeSRBSjPt3z'></kbd><address id='CLPzTeSRBSjPt3z'><style id='CLPzTeSRBSjPt3z'></style></address><button id='CLPzTeSRBSjPt3z'></button>

                              <kbd id='CLPzTeSRBSjPt3z'></kbd><address id='CLPzTeSRBSjPt3z'><style id='CLPzTeSRBSjPt3z'></style></address><button id='CLPzTeSRBSjPt3z'></button>

                                      <kbd id='CLPzTeSRBSjPt3z'></kbd><address id='CLPzTeSRBSjPt3z'><style id='CLPzTeSRBSjPt3z'></style></address><button id='CLPzTeSRBSjPt3z'></button>

                                              <kbd id='CLPzTeSRBSjPt3z'></kbd><address id='CLPzTeSRBSjPt3z'><style id='CLPzTeSRBSjPt3z'></style></address><button id='CLPzTeSRBSjPt3z'></button>

                                                  公司介绍

                                                  欢迎访问太阳城娱乐官方网,亚洲最佳娱乐平台,太阳城娱乐城,官网直营大额无忧,太阳城客户端下载

                                                  设备租赁合同

                                                  太阳城娱乐官方网_基于DM642的嵌入式收集视频处事器的计划

                                                  发布时间:2018/02/04 作者:太阳城娱乐官方网点击量:8127

                                                  基于DM642的嵌入式收集视频处事器的计划

                                                  张素文 柯院兵 苏义 2010-05-12 11:31:38

                                                  弁言

                                                  今朝的安防监控规模的主流产物是DVR(数字硬盘录像机),它的首要特点是得当监控点齐集的局域监控应用。可是,跟着对付长途漫衍式监控需求的增添,嵌入式收集视频处事器以其靠得住性高,组网利便等利益越来越受到安防御围厂商和客户的重视。视频处事器的办理方案有多种选择,可是市场产物的主流一样平常选择两种方案:(1)CPU+ASIC。该方案选择以ARM为核的CPU和专用媒体处理赏罚芯片搭建。利益是开拓时刻相对较短,但因为回收ASIC,机动性较差,产物一旦定型,很难变动。(2)回收面向媒体处理赏罚的专用DSP。其开拓时刻不长,利益是因为算法是软件代码,以是可以不绝对产物机能举办进级,一再开拓本钱较低。基于以上几点,本体系回收第二种方案计划。

                                                  一.体系的硬件计划。

                                                  视频处事器最首要的成果是完成图像和声音的收罗、压缩及传输的成果。视频处事器用到的焦点技能一样平常包罗视频压缩算法,音频压缩算法,收集传输协议。今朝市场上的主流技能首要是MPEG4或H26x视频压缩算法、AAC音频压缩算法、G.72x语音压缩算法(或AAC音频压缩算法),TCP/IP协议等。DM642是TI公司推出的一款针对多媒体处理赏罚规模应用的DSP,它是在C64x的基本上,增进了许多外围装备和接口。该DSP为548脚BGA封装,高度集成化。首要外围装备包罗:三个可设置的视频接口,可以和视频输入,输出或传输流输入无缝毗连。VCXO内插节制端口(VIC)10/100Mbps以太网口(EMAC)。数据打点输入输出模块(MDI0)。多通道音频串行端口(McASP)。I2C总线模块。两个多通道有缓存的串口(McBSPs)。三个32-bit通用按时器。用户可设置的16-bit或32-bit的主端口接口(HPI16/HPI32)。6Mhz32-bit的PCI接口。通用I/0端口((GPIO)。64-bit的外部存储单位接口,支持和同步或异步存储单位的毗连。

                                                  体系硬件框图如下:

                                                  本体系计划3路视频端口,2路板上解码器和1路板上编码器,32Mbytes同步DRAM 通过FPGA的OSD 4Mbytes Flash memory ,10/100以太网端口通过FPGA内寄存器执行的板卡软件设置导入加载选项设置。DSP芯片通过64bit的EMIF接口或8/16bit的3路视频接口毗连板上外围装备。SDRAM、Flash、FPGA和UART每一个装备占用个中的一个接口。EMIF接口也毗连扩展背板接口,扩展背板接口用来毗连背板。 板上的视频解码器和编码器毗连到视频端口和扩展毗连器上。母板上的2个编码器和1个解码器都切合尺度类型。McASP可以通过软件从头设定成为一个扩展接口。可编程逻辑门阵列又被称为FPGA,用来执行板上组合在一路的逻辑措施。FPGA有基于软件用户端口的寄存器,用户可以通过读写这个寄存器来设置板卡。

                                                  体系的硬件计划首要有以下几个部门。

                                                  (1)存储器映射。C64xx系列DSP有大量的字节可设定的地点空间。措施代码和数据可被存储在同一尺度的32bit地点空间的任何位置。 默认状态下,内部的寄存器从0x00000000地点空间开始存储。一小部门存储器可由软件从头映射为L2高速缓存,而不是牢靠的RAM。 EMIF(外部寄存器端口)有4个独立的可设定地点的地区,称为芯片使能空间(CE0-CE3)。当Flash、UART和FPGA映射到CE1时,SDRAM占有CE0。背板行使CE2和CE3。CE3的一部门被设置给OSD成果的同步操纵和扩展的FPGA中的其他同步寄存器操纵。

                                                  (2)EMIF端口。本体系计一律个64bit长的外部存储器端口。将地点空间支解成了四个芯片使能区,应承对地点空间举办8bit、16bit、32bit和64bit的同步或差异步的存取。DM642板行使芯片使能区CE0、CE1和CE3。CE0被发送给64bit的SDRAM总线。CE1被8bit的Flash、UART和FPGA成果行使。CE3被配置成同步成果。CE2和CE3都被发送给背板接口毗连器。

                                                  (3)SDRAM寄存器端口。本体系计划在CE0空间毗连了64bit的SDRAM总线。这32兆的SDRAM空间用来存储措施、数据和视频信息。总线由外部PLL驱动装备节制,运行在133MHz的最佳运行状态。SDRAM的革新由DM642自动节制。 EMIF行使的PLL被称为ICS512,PLL的输入时钟是25MHz。DM642可以设置EMIF时钟的原始值。ECLKIN针脚一样平常为默认值,但其也可通过度频CPU时钟,来节制EMIF的时钟频率。在复位时,通过对ECLKINSEL0和ECLKINSEL1针脚的操纵举办配置,其与EA19和EA20针脚配合分享EMIF的地点空间。

                                                  (4) Flash寄存器接口 本体系计划4M的Flash,映射在CE1空间的低位。Flash寄存器首要被用来导入装载和存储FPGA的设置信息。DM642评估板的CE1空间被设置成8bit,Flash寄存器也是8bit。因为CE1的可操作地点空间小于Flash的空间,以是操作FPGA来发生3个扩展页。这些扩展的线形地点通过FPGA的Flash的基本寄存器举办界说地点,复位后默认是000。

                                                  (5)UATR接口。 双重的UART寄存器被映射在DM642的CE1空间的高位,伴同FPGA异步寄存器一路。每一个UART,A和B发生8位的地点。本体系计划将CE1空间设置成8位存取。

                                                  (6)FPGA异步寄存器端口 。FPGA有10个定位在CE1空间高位的异步存储寄存器。这些寄存器实现的各类成果因为篇幅所限不再详叙。FPGA同步寄存器端口 FPGA在CE3地点空间开设同步寄存器。这些寄存器首要实现OSD成果和一些评估板毗连。

                                                  (7)EMIF缓冲器/解码器节制 。EMIF缓冲器息争码器的成果通过GAL16LV8D平凡逻辑数组驱动器实现,U15。驱动器可以对Flash举办简朴的解码处理赏罚,UART与缓冲器配合节制CE1、CE2和CE3。

                                                  (8) 视频端口/McASP端口 。本体系计划有3个板上视频端口,这些端口可以按照可选择性成果,举办再分类,譬喻端口0和端口1的McASP和SPDIF成果。DM642行使全部的三个视频端口,视频端口0和视频端口1被用作输入端口,视频端口2用作表现端口。在尺度设置中,视频端口0和视频端口1按照行使在McASP成果下举办再分类,毗连到TLV320AIC23立体声编解码器或毗连到SPDIF输出接口J9。

                                                  (9)视频解码器端口 。本体系计划可再分的视频端口0和视频端口1被用作捕捉输入端口,定名为捕捉端口1和捕捉端口2。这些端口毗连到SAA7115H解码器。视频端口贯串CBT开关,以是他们为了背板的行使可以被选择性的榨取。另一半的端口被毗连到板上的McASP端口。捕捉端口1通过一个RCA范例的视频插座J15和一个4针的低噪声S-Video接口J16,毗连到视频源。输入的必需是合成的视频源,譬喻DVD Player或视频相机。SAA7115H是可通过DM642的I2C总线举办编程的,而且可以毗连全部的首要合成视频尺度,譬喻NTSC,PAL和SECAM,这些都可以通过解码器的内部寄存器举办恰当的编程。